第一类：通用与生产控制 (General & Production Control)

这是你在Fab里每天都会听到、用到，无论在哪个部门都必须懂的基础词汇。

1. Fab (晶圆厂)

• 解释：Fabrication Plant的简称，就是我们整个制造工厂。

• 要点：不同的Fab有不同的代号（如Fab A, Fab B）和技术节点。

2. Cleanroom (无尘室)

• 解释：我们进行芯片制造的核心区域。空气经过高效过滤，对尘埃粒子（Particle）有极其严格的控制。

• 要点：为什么要穿无尘服（Bunny Suit）？因为人体是最大的污染源。空气中一个微小的尘埃落在晶圆的关键区域，就可能导致整个芯片报废。无尘室有等级之分，如Class 1、Class 10，数字越小代表越洁净。

3. Lot (批次)

• 解释：生产的基本单位，通常是一盒（A Cassette / FOUP）晶圆，标准数量是25片。所有生产指令、数据追踪都以Lot为单位。

• 要点：你会整天听到“这个Lot跑到哪了？”、“查一下那个Lot的数据”。Lot ID是它的身份证号。

4. Wafer (晶圆)

• 解释：制造芯片的基底，通常是高纯度的硅片。我们所有的工艺步骤都是在这片圆形的“画布”上进行的。

• 要点：主流尺寸是8英寸（200mm）和12英寸（300mm）。尺寸越大，单片晶圆上能制造的芯片（Die）就越多，成本效益越高。

5. Yield (良率)

• 解释：全公司最关心的指标，没有之一。 指的是一片晶圆上，通过所有测试的、合格的芯片（Good Die）数量占总芯片数量的百分比。

• 要点：良率直接决定了公司的盈利。我们所有工程师的工作，无论是工艺开发、设备维护还是流程优化，最终目标都是为了提升和稳定良率。

6. SPC (Statistical Process Control / 统计过程控制)

• 解释：一套监控生产过程稳定性的工具，最常见的就是控制图（Control Chart）。

• 要点：当你看到某个参数的SPC图表“飘红”或“报警”，意味着这个工艺步骤可能失控（OOC, Out of Control），需要立即处理，否则会影响整个Lot的良率。这是我们工程师的“仪表盘”。

第二类：核心工艺流程 (Core Process Flow)

这些术语描述了芯片制造的宏观蓝图。

1. FEOL (Front-End-Of-Line / 前段工艺)

• 解释：指在晶圆上制造出基本元器件（主要是晶体管）的过程。从裸硅片开始，到第一个金属层（M1）之前的所有工序。

• 要点：这是芯片的“地基和主体结构”，决定了芯片最核心的电学性能。包括隔离、栅极、源漏极等结构。

2. BEOL (Back-End-Of-Line / 后段工艺)

• 解释：在FEOL完成的晶体管之上，制造多层金属连线（Interconnects）的过程。

• 要点：好比为一座建好的大楼铺设复杂的电线、水管、网络系统。这些连线负责将亿万个晶体管连接起来，形成完整的电路。

3. Process Flow / Route (工艺流程)

• 解释：制造一个特定产品的完整“菜谱”，包含了从头到尾几百上千个详细的工艺步骤。

• 要点：每个产品都有自己专属的Process Flow。工程师的任何改动都必须经过严格的验证，因为“牵一发而动全身”。

4. Recipe (程序 / 配方)

• 解释：针对某个特定工艺步骤，在某台设备上执行的具体参数设置。例如，一次刻蚀的Recipe会规定气体流量、功率、压力、时间等。

• 要点：Recipe是工艺流程的基本执行单元，其稳定性和准确性至关重要。

第三类：关键工艺模块 (Key Process Modules)

这是每个单元工艺工程师的专业领域，但作为新人，你需要了解每个模块是干什么的。

1. Lithography (光刻)

• Photoresist / PR (光刻胶)：一种对特定光（如DUV、EUV）敏感的化学物质，涂在晶圆表面。

• Mask / Reticle (光罩 / 掩膜版)：一块刻有电路图形的石英板，是光刻的“底片”。

• CD (Critical Dimension / 关键尺寸)：电路中最细的线条宽度，是衡量工艺先进程度的关键指标。我们经常会用SEM去量CD。

• 核心任务：将电路设计图“印刷”到晶圆上。

• 关键术语：

2. Etch (刻蚀)

• Dry Etch (干法刻蚀)：使用等离子体（Plasma）进行刻蚀，方向性好，能刻出垂直的陡峭侧壁。

• Wet Etch (湿法刻蚀)：使用化学液体进行腐蚀，成本低，但通常是各向同性的（会侧向腐蚀）。

• 核心任务：根据光刻留下的图形，精确地“雕刻”掉不需要的材料层。

• 关键术语：

3. Thin Film (薄膜沉积)

• CVD (Chemical Vapor Deposition)：通过化学反应在晶圆表面生成薄膜。

• PVD (Physical Vapor Deposition)：通过物理方法（如溅射）将靶材原子“打”到晶圆上，常用于沉积金属。

• 核心任务：在晶圆上生长或沉积出各种材料层，如绝缘层（Oxide, Nitride）或导电层（Metal）。

• 关键术语：

4. Implant / Diffusion (离子注入 / 扩散)

• Dose (剂量)：注入离子的总数量。

• Energy (能量)：决定离子注入的深度。

• Anneal (退火)：一个高温热处理步骤，用于激活注入的杂质并修复晶格损伤。

• 核心任务：将特定杂质原子（如硼、磷）掺入硅晶格中，改变其导电属性，形成N型或P型半导体。这是制造晶体管PN结的关键。

• 关键术语：

5. CMP (Chemical Mechanical Planarization / 化学机械抛光)

• 核心任务：像砂纸一样，将晶圆表面打磨得极其平坦。

• 要点：为什么需要平坦？因为BEOL要堆叠很多层，如果下一层不平，上面的光刻就无法精确对焦，整个芯片就废了。CMP是实现多层金属互连的关键技术。

第四类：量测与分析 (Metrology & Analysis)

这些术语关于我们如何检查工作做得好不好。

1. Metrology (量测)

• 解释：泛指所有在生产过程中的测量行为，比如测量薄膜厚度、CD尺寸等。

2. SEM (Scanning Electron Microscope / 扫描电子显微镜)

• 解释：我们工程师的“眼睛”。用来拍摄晶圆上微观结构的高分辨率照片，用于检查图形、尺寸和形貌是否符合要求。

3. Defect (缺陷)

• 解释：任何不应该出现在晶圆上的东西，如Particle（颗粒）、Scratch（划伤）、Pattern issue（图形问题）等。

• 要点：专门的扫描设备会在每个关键步骤后检查Defect，并生成Defect Map。分析这些缺陷是提升良率的重要工作。

4. WAT (Wafer Acceptance Test / 晶圆允收测试)

• 解释：晶圆完成所有制造流程后的“期末考试”。通过探针台测试划片槽（Scribe Line）中的测试晶体管，获取Vth、Id_sat等关键电学参数。

• 要点：WAT数据直接反映了我们整个工艺流程的最终成果。WAT飘了（参数超出规格），就是我们PIE工程师最头疼的时刻，需要立刻启动调查。

5. FA (Failure Analysis / 失效分析)

• 解释：当芯片失效或WAT参数异常时，进行的“尸检”工作。通过各种精密的物理和化学手段，层层剥茧，找到问题的根本原因（Root Cause）。

给新人的建议：

• 多看多问：在Cleanroom里，看到设备和晶圆时，主动把这些术语和实物对应起来。大胆地向身边的资深工程师或技术员请教。

• 关联思考：不要孤立地记单词。试着理解“光刻”定义了图形，“刻蚀”实现了图形，“CMP”是为了下一步更好的“光刻”。建立这种工艺链条的思维模式。

• 从数据开始：尽快学会看SPC图和基本的WAT数据。数据是Fab里的通用语言，也是你未来工作的基石。

免责声明：本文采摘自“老虎说芯”，本文仅代表作者个人观点，不代表萨科微及行业观点，只为转载与分享，支持保护知识产权，转载请注明原出处及作者，如有侵权请联系我们删除。