现有研究的实验结果通常是在软件中加入器件特性而仿真获得的，在软件仿真中忽略某些非理想特性会使预测结果过分乐观。与之前工作不同的是，本文报道的结果均在硬件上测量获得。硬件-算法的协同优化方案包含模型驱动芯片校准技术（model-driven chip calibration）、抗噪声网络训练与模拟权重编程技术（noise-resilient neural-network training and analogue weight programming）、环渐进式模型微调技术（chip-in-the-loop progressive model fine-tuning）。模型驱动芯片校准技术利用真实的权重与输入数据，对输入电压幅度、ADC偏移量等条件进行校准；抗噪声网络训练与模拟权重编程技术采用添加高斯噪声的非量化权重训练网络，并在忆阻器阵列中直接存储高精度的权值，提升权重存储密度与推理准确率；环渐进式模型微调技术通过每次仅部署一层网络权重，并利用硬件的输出结果，在软件上对后续网络层进行训练，从而对当前编程层的非理想性进行补偿。
NeuRRAM系统具有数据流可重构的TNSA架构、电压模神经元电路、算法-硬件协同优化方案，在多个人工智能任务中实现了与软件结果相当的推理准确率。通过在全部硬件设计层次上进行创新，NeuRRAM提高了现有忆阻器存算一体系统的能效、灵活性和准确性，其优化思路可以广泛应用于其他非易失存储器的设计中。随着阻变存储器的内存容量不断增加，这种协同优化方案将显著提升边缘设备的性能、效率和通用性，让云端任务在边缘端的部署成为可能。
该项成果由清华大学、斯坦福大学与UCSD合作完成，清华大学集成电路学院的吴华强教授和高滨教授是本文的共同通讯作者。集成电路高精尖创新中心工程师吴大斌与清华大学集成电路学院已毕业博士生章文强参与完成了主要电路设计、器件优化与芯片集成工艺的研究工作。清华大学钱鹤、吴华强团队长期从事忆阻器存算一体技术的相关研究，在器件集成和芯片设计等方面取得了多项突破性进展，曾在2020年ISSCC上发表了国际*基于模拟型忆阻器的全系统集成存算一体芯片，并在同年《自然》期刊发表了国际*多忆阻器阵列的存算一体芯片，并在持续探索先进工艺下的忆阻器集成技术。
免责声明：本文转载自“芯系清华”，本文仅代表作者个人观点，不代表萨科微及行业观点，只为转载与分享，支持保护知识产权，转载请注明原出处及作者，如有侵权请联系我们删除。
