新思科技（Synopsys）的来龙去脉、产品线及特点

老虎说芯|Tiger Chip|

2025-07-28 19:49:55 859

新思科技从1986年成立至今，一路从“点子公司”成长为全球EDA（电子设计自动化）和半导体IP（知识产权）领域的龙头老大。它经历了创立、IPO、并购扩张，到如今囊括多条产品线：从芯片设计、版图布局、仿真验证，到硅智造全流程管理，再到软硬一体的系统级验证与光学设计，几乎把芯片开发所有重要环节都揽在怀里。下面，我们分模块详细聊一聊。

1、发展历程

1986–1992：从“Optimal Solutions”到上市

1986年，Aart de Geus、David Gregory和Bill Krieger在美国加州创办Optimal Solutions，专注逻辑综合技术，旨在让RTL代码“秒变”门级网表。
1987年，公司更名为Synopsys，沿用至今，以彰显对“设计摘要”（synopsis）自动化的承诺。
1992年，成功在纳斯达克上市，获得资本加持，加速开疆扩土。

1992–2000：产品线拓展与首批并购

同期，Synopsys收购Logic Modeling（1992年）和EPIC Design Technology（1995年），一举补齐仿真验证和版图布图能力。
到2000年，凭借多款点工具，年营收已突破数亿美元，奠定行业 .地位。2002年收购了avanti，极大补充了anolog产品线，使得Synopsys能够跟Cadence在anolog方面并驾齐驱。

2000–2020：多元化、全球化与生态构建

片上系统（SoC）兴起，Synopsys推出Verification Family平台，帮助客户提前找“芯片Bug”、做系统级验证。
同时大力发展硅知识产权（Silicon IP），包括逻辑库、存储器、接口、嵌入式处理器等，完善SoC设计积木块。
近年收购、合作不断：与Ansys宣布拟35亿美元合并方案（2024年1月），计划将仿真与EDA深度融合。

2、产品线体系

Synopsys的产品线可大体分为五大“家族”，覆盖从芯片前端到后端、从数字到模拟、乃至光[object Object]系统和软件安全。

类别	软件产品功能	常见产品/平台
设计工具 – 前端	把你的 Verilog/VHDL 代码翻译成硬件门电路	Design Compiler Graphical、Design Compiler NXT、Fusion Compiler
设计工具 – 后端	把这些门电路排到芯片版图上并优化（布局布线流程）	IC Compiler?II、3DIC Compiler、Fusion Design Platform
时序/功耗/信号完整性分析	检查芯片跑不跑得动、掉不掉电、有没有干扰问题	PrimeTime、PrimePower、StarRC、Proteus
验证工具	验证代码是否有逻辑 bug，验证功能是否符合预期	VCS、VC Formal、ZeBu Server（硬件加速仿真）
模拟 & 定制设计	做模拟电路（比如放大器、PLL）的版图设计和仿真	Custom Compiler、PrimeSim SPICE、Saber、PrimeSim XA
DFT/DFM & 制造签核	确保芯片可以测试、生产线能做	TestMAX 系列、IC Validator、CATS（mask prep）、Proteus
IP 模块/软核	买回来直接用的模块，比如接口、CPU、加密引擎	Interface IP（USB、PCIe、DDR、Ethernet 等）、Foundation IP（memory、library）、ARC 系列 CPU 核、Security IP
系统级 + 云 + AI 解决方案	整合多 die SoC 架构、EDA 云端、AI 优化流程	Platform Architect、DSO.ai、VSO.ai、TSO.ai

1. 芯片设计与实现（Silicon Design & Implementation）

Custom Design Family（定制设计）：针对模拟/混合信号电路，集成布局编辑、网表仿真（PrimeSim?）、寄生提取、物理验证等。
Digital Design Family（数字设计）：Fusion?为代表，提供从综合（synthesis）到实现（place-and-route）再到功耗与时序签核（signoff）的一站式流水线，追求“最佳PPA”。