一、核心结论

Contact与Metal承担的任务不同，因此材料选择的优先级也不同。

• Contact靠近晶体管，孔小、深宽比高、界面敏感，最重要的是：能够稳定填满、不过度污染硅、接触界面可靠。因此通常采用CVD钨塞。
• Metal是长距离横向布线，最重要的是：低电阻、低RC延迟、低功耗。因此主流互连采用铜双镶嵌工艺。
• 钨不是因为电阻最低，而是因为它在微小接触孔中更容易制造、更稳定、更安全。
• 铜不是因为它适合所有位置，而是因为它在长互连中具有明显的低电阻优势。

可以把它类比为：

★

Contact像大楼里的电梯井：短、窄、深，首先要求能可靠施工。Metal像城市高速公路：距离长、流量大，首先要求通行阻力小。

二、先明确Contact和Metal分别是什么

在典型28 nm平面CMOS中，简化结构如下：

Cu Metal 1
   │
W Contact Plug
   │
Ti/TiN阻挡层
   │
NiSi或其他金属硅化物
   │
源极 / 漏极 / 栅极

这里的：

• Contact：连接晶体管的源极、漏极或栅极，与第一层金属互连M1之间建立垂直接触。
• Metal：通常指BEOL中的M1、M2、M3等铜互连，不是晶体管内部的金属栅极。

二者的几何形态完全不同：

三、第一性原理：为什么不能只比较材料电阻率？

导线电阻近似为：

其中：

室温下的体材料电阻率大致为：

从体材料看，钨的电阻率约为铜的3倍。

但实际选材不能只看ρ，还要看：

1. 导体长度；
2. 孔洞是否容易填满；
3. 阻挡层占据多少截面积；
4. 材料是否会扩散进入硅；
5. 接触界面电阻；
6. 制程温度和热稳定性；
7. CMP、沉积和缺陷控制难度；
8. 电迁移和长期可靠性。

对于Contact：

• (L)很短；
• 总电阻中，硅化物界面、阻挡层和接触界面可能占较大比例；
• 因此钨本体电阻率较高的缺点相对可以接受。

对于Metal：

• (L)很长；
• 线宽、线厚又受到设计规则限制；
• 材料电阻率会直接影响RC延迟、IR Drop和功耗；
• 因此铜的低电阻优势非常重要。

四、为什么Contact优先采用钨？

1. 钨适合填充小而深的Contact孔

Contact通常是窄而深的垂直孔，其关键问题不是“材料本身有多导电”，而是：

★

能不能在孔底、孔壁和孔口同时形成连续、无空洞的导电材料。

钨通常采用CVD沉积，例如以WF₆为主要前驱体。CVD的特点是：

• 气体能够进入深孔；
• 孔底和侧壁均可沉积；
• 台阶覆盖能力较好；
• 对高深宽比结构更友好；
• 工艺成熟、重复性较好。

典型流程为：

1. 刻蚀Contact孔；
2. Pre-clean，去除孔底氧化物和残留物；
3. 沉积Ti/TiN等黏附及阻挡层；
4. 沉积钨成核层；
5. CVD W填充；
6. CMP去除表面多余钨；
7. 保留孔内钨塞。

这是一条在28 nm时代已经非常成熟的量产路线。

2. 钨更适合靠近晶体管的敏感区域

Contact直接位于源极、漏极和栅极附近，下面可能是：

• 浅结；
• 金属硅化物；
• 栅极结构；
• 薄介质层；
• 对金属污染敏感的有源区。

铜会快速扩散进入：

• Si；
• SiO₂；
• 部分低介电常数材料；
• 晶界和缺陷区域。

铜进入硅后，可能形成深能级缺陷，引起：

• 结漏电增加；
• 载流子寿命下降；
• 待机功耗增加；
• 击穿特性恶化；
• 长期可靠性下降；
• 随机失效增加。

因此，越靠近晶体管，铜污染风险越敏感。

钨的扩散活性明显低于铜，配合Ti/TiN阻挡层后，更容易实现稳定的Contact整合。

3. 钨具有较好的热稳定性

Contact形成阶段通常仍可能经历后续热处理。钨属于难熔金属，具有较好的热稳定性：

• 不容易在后续温度条件下发生大范围扩散；
• 与阻挡层的整合窗口较成熟；
• 接触结构在后续制程中相对稳定；
• 对接触孔形貌和界面反应的控制更容易。

这里并不是说“钨完全不会反应”，而是钨在成熟的Ti/TiN/W体系中，具有较宽的工程控制窗口。

4. Contact较短，可以接受钨较高的电阻率

假设Contact高度很短，而Metal线长度可能是Contact高度的数百倍甚至更多。

即使钨的电阻率高于铜，由于Contact的长度很短，其电阻贡献仍可能处于可接受范围。

更重要的是，Contact总电阻通常包括：

[ R_{\text{contact,total}}

其中可能占主导地位的是：

• 硅化物接触界面；
• 孔底清洁程度；
• Ti/TiN阻挡层；
• 有效接触面积；
• 孔底残留物；
• 硅化物完整性。

因此，把W简单替换成Cu，不一定能按材料电阻率比例降低整个Contact电阻。

5. 钨Contact的工艺控制体系成熟

28 nm量产线通常已经建立成熟的：

• W CVD工艺；
• Ti/TiN liner控制；
• Contact etch控制；
• Pre-clean控制；
• W CMP控制；
• Contact chain测试；
• Kelvin结构测试；
• Void和Seam缺陷监控；
• Tool-to-tool和Chamber matching。

成熟度意味着：

• 良率风险较低；
• 工艺窗口较明确；
• 设备和材料供应链稳定；
• 量产异常更容易追溯；
• 可靠性数据积累充分。

半导体量产选材不是只比较理论性能，还要比较制造成熟度和失效风险。

五、为什么Contact不直接采用铜？

1. 铜污染风险高

这是最根本的原因之一。

铜进入硅有源区后可能产生深能级缺陷。即使铜浓度很低，也可能影响：

• Junction Leakage；
• SRAM保持特性；
• 模拟器件噪声；
• 图像传感器暗电流；
• 器件寿命；
• 可靠性尾部失效。

因此，Cu必须被严格限制在具有完整阻挡层的BEOL区域内。

2. 铜需要完整的阻挡层和种子层

Cu互连通常需要：

• Ta、TaN或其他扩散阻挡层；
• Cu Seed；
• 电化学电镀；
• CMP。

对于很小的Contact孔，阻挡层和种子层会占用显著的横截面积。

例如，孔径不断缩小时：

孔总面积
－阻挡层面积
－种子层面积
＝真正的Cu导电面积

结果可能是：

• 铜本身的有效截面积并不大；
• 阻挡层电阻占比上升；
• 种子层连续性变差；
• 孔底容易形成空洞；
• 电镀启动困难；
• 接触电阻分布变宽。

因此，Cu的低体电阻率未必能转化为Contact结构中的实际低电阻。

3. 微小Contact孔中的Cu填充窗口更困难

Cu电镀要求先形成连续导电种子层。

如果种子层在孔壁或孔底出现：

• 不连续；
• 过薄；
• 侧壁覆盖不足；
• 氧化；
• Re-sputter损伤；
• Overhang；

就可能出现：

• Bottom Void；
• Sidewall Void；
• Seam；
• 电镀不完全；
• 接触开路；
• 高阻尾部。

而CVD W不依赖孔内连续的Cu种子导电路径，因此在传统Contact结构中更稳健。

4. 铜与硅或硅化物界面的整合更复杂

Contact底部通常不是普通介质，而是：

• NiSi或其他硅化物；
• 源漏区；
• 多晶硅或金属栅接触区。

直接引入Cu可能带来：

• 界面反应；
• 铜硅化物形成；
• 金属扩散；
• 接触电阻不稳定；
• Junction Leakage；
• 热稳定性问题。

为了防止这些问题，必须增加更复杂的阻挡体系。但阻挡层越厚，Contact有效面积越小，反而可能提高电阻。

六、为什么Metal采用铜？

1. 长互连对电阻率极其敏感

Metal线承担的是横向信号传输和电源输送，其长度明显大于Contact。

金属互连的主要问题包括：

• RC Delay；
• IR Drop；
• 动态功耗；
• 信号完整性；
• 时钟偏差；
• 电源完整性；
• 电迁移可靠性。

互连延迟近似与线路电阻和电容乘积相关：

当线宽缩小、线长增加时，导线电阻迅速上升。

如果用钨代替铜：

• 线路电阻可能显著增加；
• RC延迟恶化；
• 电源压降增加；
• 动态性能下降；
• 局部发热增加；
• 可能需要加宽或加厚金属线；
• 芯片面积和布线密度受到影响。

因此，长距离布线必须优先选择低电阻材料。

2. 铜的低电阻能够明显降低互连延迟

铜体电阻率约为钨的三分之一。

虽然进入纳米尺寸后，铜会受到以下因素影响：

• 表面散射；
• 晶界散射；
• 线边粗糙；
• 阻挡层占面积；
• 晶粒尺寸；
• 杂质和缺陷；

使其有效电阻率高于体材料值，但在28 nm主流互连尺寸下，铜通常仍比钨具有明显的电阻优势。

特别是：

• 长信号线；
• Clock Line；
• Power Grid；
• 高扇出网络；
• Global Interconnect；

铜的优势更加明显。

3. 铜适合双镶嵌工艺

Cu不容易采用传统的“先沉积金属、再干法刻蚀金属”模式进行精细图形化，因此主流采用Damascene工艺。

简化流程如下：

1. 在介质层中刻蚀Via和Trench；
2. 沉积Ta/TaN等阻挡层；
3. 沉积Cu Seed；
4. 电镀Cu填满沟槽；
5. CMP去除表面多余Cu；
6. 保留沟槽和通孔中的Cu；
7. 沉积封帽层。

双镶嵌可以同时形成：

• 垂直Via；
• 水平Metal Line。

这套工艺非常适合Cu与低介电常数介质的整合。

4. 铜与低k介质共同降低RC

互连RC由两部分决定：

• R：金属线电阻；
• C：金属线之间的寄生电容。

28 nm通常采用：

• Cu降低R；
• Low-k介质降低C。

两者共同作用，改善：

• 芯片速度；
• 功耗；
• 串扰；
• 时钟性能；
• 信号完整性。

如果Metal改用钨，即使Low-k能够降低电容，较高的金属电阻仍会使整体RC性能受到明显限制。

七、为什么不让Metal也全部使用钨？

钨当然也能导电，而且具有良好的热稳定性。但作为大规模互连材料，它存在明显问题。

1. 电阻过高

这是最主要的限制。

对于长导线：

长度越大，钨较高电阻率造成的损失越严重。

结果包括：

• 逻辑路径延迟增加；
• 电源网络压降增加；
• 芯片最高频率下降；
• 功耗和发热增加；
• 线宽必须加大；
• 布线密度下降。

2. 为补偿电阻，需要牺牲面积

要降低钨线电阻，只能：

• 增加线宽；
• 增加线厚；
• 减少线长；
• 增加并行走线。

这些方法都会带来代价：

• 芯片面积增加；
• 设计规则复杂化；
• 金属层拥塞；
• 寄生电容可能增加；
• 制造成本上升。

3. 钨更适合“短连接”，不适合“长运输”

可以使用一个更直观的类比：

• 钨像坚固但摩擦较大的短接头：适合短距离连接，结实、稳定、容易安装。
• 铜像低阻力的长距离输电线：更适合长距离传输大量电流和信号。

Contact的任务主要是“接通”，Metal的任务主要是“传输”。

八、两种材料选择的本质差异

九、从PE、EE、PIE和厂长四个视角理解

PE视角：工艺窗口

PE关注的问题是：

• Contact孔底是否清洁；
• Ti/TiN厚度是否合适；
• W成核是否连续；
• 是否存在Void或Seam；
• W CMP是否有残留或Dishing；
• Contact Resistance分布是否稳定。

PE不会简单认为“Cu电阻低，所以应该改Cu”，因为Contact良率受界面和填充影响更大。

EE视角：设备能力

EE关注：

• CVD W腔体状态；
• WF₆、H₂和成核气体稳定性；
• Chamber Seasoning；
• Heater温度均匀性；
• Gas Delivery；
• Pre-clean设备能力；
• W CMP设备状态；
• Particle和金属污染。

对Cu Metal则重点关注：

• Barrier和Seed PVD覆盖；
• ECP电镀均匀性；
• 添加剂浓度；
• Cu CMP；
• 腐蚀控制；
• 电镀Void；
• 电迁移相关缺陷。

PIE视角：产品整合

PIE关注的是整个电流路径：

晶体管
→ 硅化物
→ Contact界面
→ W Plug
→ M1 Cu
→ Via
→ 上层Cu Metal

任何一段出现高阻或缺陷，都可能表现为：

• 速度下降；
• SRAM失效；
• 开路；
• 高阻；
• IR Drop；
• 电迁移失效；
• Contact Chain异常。

因此，PIE要判断问题究竟来自：

• 硅化物；
• Contact孔底；
• W Plug；
• W-Cu界面；
• Cu Via；
• Metal Line。

不能因为电性失效发生在Contact chain，就直接认定W材料本身是根因。

厂长视角：量产与经营

厂长更关注：

• 哪套方案量产成熟度更高；
• 是否需要新增设备；
• 材料和零部件供应链是否稳定；
• 客户是否要求重新认证；
• 可靠性验证周期多长；
• 良率风险是否可控；
• 改变材料后能否产生真实产品收益。

在28 nm成熟制程中，将W Contact改成Cu Contact通常不是简单的材料替换，而是一次重大整合变更，可能涉及：

• Contact Etch；
• Liner；
• Seed；
• Plating；
• CMP；
• 污染管控；
• 设备区域隔离；
• 可靠性；
• 客户重新认证。

其风险和成本往往远高于理论上的电阻收益。

十、需要注意的三个误区

误区一：铜电阻低，所以所有导电位置都应使用铜

错误。

材料选择必须同时考虑：

• 沉积能力；
• 扩散污染；
• 阻挡层；
• 界面稳定性；
• 几何结构；
• 可靠性；
• 量产成熟度。

误区二：钨电阻高，所以Contact性能一定差

错误。

Contact长度很短，而且总接触电阻可能由界面、阻挡层和有效接触面积主导。

很多Contact高阻问题实际来自：

• 孔底氧化物未清除；
• Etch残留；
• 硅化物损伤；
• Ti/TiN不连续；
• Contact CD偏小；
• W Void或Seam；
• 量测结构异常。

并不一定是钨本征电阻率造成的。

误区三：W Contact和Cu Metal之间没有耦合

错误。

两者界面控制不好，可能出现：

• W-Cu界面高阻；
• Barrier不连续；
• Via landing不足；
• Overlay偏移；
• CMP残留；
• 界面污染；
• 局部开路；
• 电迁移薄弱点。

因此，W Contact和Cu M1必须作为完整互连链路管理。

十一、最终总结

28 nm CMOS选择“Contact用W、Metal用Cu”，本质上是针对不同结构进行的系统优化：

★

W解决的是“如何在靠近晶体管的微小深孔中，安全、稳定地建立接触”。Cu解决的是“如何以较低电阻完成长距离、高密度的信号和电源传输”。

最关键的工程逻辑是：

1. Contact短而深，填充能力、界面稳定和污染控制优先于最低电阻率；
2. CVD W适合高深宽比接触孔，且Ti/TiN/W体系成熟可靠；
3. Cu容易扩散并污染硅，不适合直接靠近敏感器件区域；
4. Metal线长，电阻对RC延迟和IR Drop影响显著，因此优先使用低电阻Cu；
5. Cu通过Barrier、Seed、电镀、双镶嵌和CMP，被限制在BEOL互连区域；
6. 这不是“谁比谁好”，而是在正确的位置使用最合适的材料。

需要补充的是，这一结论针对主流28 nm CMOS量产整合。不同晶圆厂、产品平台和特殊工艺可能采用不同的Contact、Local Interconnect或顶部金属方案；先进节点也开始引入Co、Ru、Mo等材料，但并不改变上述基本选材逻辑。

免责声明：本文采摘自“老虎说芯”，仅代表作者观点，如有侵权或异议请联系我们删除。