GaN已成为5G能量催化剂
“氮化镓的出现将满足5G需求，实现新的拓扑结构，并彻底改变快速充电，”Navitas Semiconductor企业营销和投资者关系副总裁Stephen Oliver如是说。
GSMArena发布的数据表明，自2010年以来，苹果iPhone 12、小米Mi11和三星S21等新手机平台的平均屏幕尺寸和电池容量增加了3倍以上。使用速度慢的硅基5W或20W商用充电器的充电时间延长已令人不可接受，所以需要更大的功率。
正如传统低频拓扑结构所呈现的那样，要从硅充电器获得更多能量意味着更大的尺寸、更重的重量和更高的成本，设计的功率密度和热密度都出现了瓶颈。
10年内智能手机屏幕尺寸和电池容量增加3倍以上
Oliver表示，智能手机屏幕、电池和5G功能的增加以及数据处理和传输速率和容量的增强，使人们开始关注充电速度及旅行适配器的尺寸、重量和成本。同时，引入单一、灵活的充电平台（硬件和软件），即带电源传输（USB-PD）的通用串行总线“Type-C”连接器（USB-C）或可编程电源（PPS），意味着消费者不再依赖于OEM提供的电源产品。
他认为，提升功率密度的关键是提高开关频率，尽量减少变压器、EMI滤波器、大容量和输出电容器等无源元件。早在1996年，像有源箝位反激（ACF）之类的高速拓扑自就已被学术界提出，但由于硅的不良导通电阻和开关性能及复杂性，又缺乏优化控制IC而落地受挫。
2018年初，GaN功率IC的推出结束了这一局面，不仅使ACF具备了商业可行性，而且使智能手机充电器的高频准谐振反激式充电，以及CrCM（临界导通模式）升压PFC（功率因数校正）拓扑结构、用于游戏笔记本电脑、一体式PC、电视和5G发射单元电源等更高功率系统的高速LLC（谐振控制器）和先进CrCM图腾柱PFC具备了商业可行性。
GaN功率IC在一个贴片封装中集成了GaN功率FET和GaN驱动加控制和保护。这些GaNFast? 电源IC是易于使用、高速、高性能的数字输入、输出电源构件。由于栅极驱动回路基本上没有阻抗，集成后关断时几乎没有损耗。此外，还可以根据特定应用要求控制和定制开启性能。
效果如何呢？GaN功率IC的运行速度比传统硅设计快20倍，功率高3倍，并已被戴尔、联想和小米等OEM用于智能手机和笔记本电脑的快速充电。从OPPO 50W Mini SuperVOOC Cookie快速充电器可以看出，高速GaN拓扑结构消除了无源元件，让充电器尺寸为之减小。采用TI UCC28782控制器和一对半桥配置GaNFast功率IC实现了速度提高10倍的高效率有源箝位反激。
苛刻市场需求下的测试
图源 | 网络
“精心设计的电压和温度应力测试表明，GaN功率器件具有汽车和工业市场所要求的高可靠性，”Transphorm质量和可靠性副总裁Ron Barr这样认为。
宽带隙（WBG）氮化镓的功率MOSFET的优点使其在汽车电源子系统和数据中心电源等要求苛刻的场合发挥着越来越重要的作用。这些应用具有挑战性的工作条件，且由于汽车保修成本或与数据中心可靠性相关的高成本，无法容忍出现故障。在选择功率器件时，设计工程师必须确信其可靠、坚固和耐用。
以Transphorm常关型双芯片设计的耗尽型GaN HEMT（高电子迁移率晶体管）TP65H035WSQA为例进行测试和分析，将GaN HEMT与一个常关型低电压硅FET串联在一起，组成共源共栅器件结构。
共源共栅符号及共源共源器件组合结构
该器件采用TO-247封装，在175℃下符合AEC-Q101标准。在评估产品可靠性时，设计工程师需要四个可靠性信息/数据“域”来确定器件是否适合应用，包括：产品认证；高加速寿命试验；早期寿命失效试验；现场可靠性。
产品认证
产品认证主要遵循两个业界常用标准。JEDEC JESD 47适用于商用器件，更严格的AEC-Q101标准适用于车规器件。每个标准都有一系列产品必须通过的测试，如温度循环、高温反向偏压、高温栅极偏压等，这样的产品才能被视为JEDEC或Q101合格。
高加速寿命试验
高加速寿命试验（HALT）是一种定义明确的方法，即在有时超出其数据表极限的条件下对器件施加应力，直到器件失效，与此同时收集有关失效时间（TTF）的数据，以便应用适当的模型来预测耐用寿命（也称固有寿命）。
在反向偏压下，对处于关闭状态的电压介于1050V和1150V的批量650V额定电压器件进行测试，直到大多数器件出现故障。然后计算在每一组条件下的平均失效时间。
图源 | The Verge
以类似的方式，器件要在三种不同温度下进行失效测试。三种不同电压和三种不同温度都是在加速测试条件下得到的。现在，每个测试的失效时间都在一组使用条件下进行了归一化，条件通常源于应用的任务概要。在实例中，选择了一组极端条件来计算100%占空比条件下650V 175℃器件的寿命。
所有测试数据可以组合在一个模型中，称为“使用图”，该图显示了在使用条件下根据失效时间绘制的失效概率。
通常的做法是在失效概率为100PPM时定义器件寿命，这个实例中是连续运行100年，为106小时。
早期失效试验
早期失效测试用来计算应用中的保修风险，并测试器件损坏前发生失效的概率。早期寿命失效（早期失效率）通常是由于制造过程中没有发现或筛选出的缺陷而发生的，通常称为“内在缺陷”。在GaN器件案例中，这些内在缺陷会导致电场畸变和缺陷位置的加速失效。
为了进行有意义的测试，应该尝试测试比之前描述的HALT测试大得多的器件样本，以增加发现内在缺陷的概率。使用的方法在JEDEC标准JESD 74A中有完整描述，可在JEDEC网站上获得。
早期寿命失效通常以FIT（十亿小时失效率）或PPM/年计算。数据表明，FIT率非常低，这可能预示着非常好的现场可靠性。
现场可靠性
Transphorm的现场可靠性计算遵循行业惯例，并考虑了交付的器件数量、现场使用多长时间以及客户报告有多少器件失效。当然，并不是所有产品都能立即交付或使用，为了保守起见，将器件小时总数减半。Transphorm在现场的器件工作时间远远超过70亿小时，迄今为止共有两次退回，其现场可靠性不到1FIT。
“测试表明，上述GaN功率器件超过了汽车和工业OEM具有挑战性的可靠性要求。这些GaN器件的可靠性至少与现有的硅和其他宽带隙技术相当，而且往往更好，”Barr自信地总结道。
GaN栅极驱动的新要求
图源 | Pinterest
“低功耗GaN是下一个革命性步骤，将为电力电子应用开辟一个新纪元。不过，使用新型功率晶体管技术需要注意一些问题，”英飞凌科技*首席工程师Eric Persson指出。
功率开关在提高适配器性能、密度和成本方面的作用不可小视。传统上，作为开关的功率晶体管是硅基的，趋势清楚地表明，宽带隙晶体管，特别是GaN正在成为高性能、小尺寸适配器的标准。
回顾功率晶体管技术的发展，直到今天，硅SJ（超结）晶体管一直是充电器/适配器中使用的主要晶体管技术。它可以提供低导通电阻、优异的电流处理能力、简单的栅极驱动，以及在小封装中经过时间验证的可靠性，所有这些都是低成本的。
然而，考虑到适配器所需的宽电压范围，以及由于漏感和雷击电涌瞬变引起的过电压瞬变，即使是650V晶体管往往也不够用，需要700-800V的器件。而这正是GaN比硅具有显著优势的一个方面。因为，当外加电压超过额定电压时，硅晶体管会进入雪崩击穿状态。一些设计使用“齐纳”效应作为缓冲来抑制过电压瞬变。但是，即使能量在晶体管的安全工作区（SOA）内，这种方法也会增加功率损耗，并可能导致产生额外的不良EMI（电磁干扰）。此外，浪涌产生的大量能量可能超过雪崩能量而损坏晶体管。
相反，GaN晶体管的额定电压远低于其实际破坏性击穿电压。晶体管的额定电压基于规定应用条件，以满足器件寿命所需的可靠性水平。例如CoolGaN? 600V e型HEMT，其破坏性击穿电压通常在1000V以上，在各种条件下，其脉冲电压额定值为750V。在*的ACF匹配拓扑中，泄漏能量由谐振电路管理，GaN的高脉冲电压额定值可以调节雷击浪涌电压。
应用GaN晶体管的关键在于其栅极驱动的要求不同于硅晶体管。一个重要区别是GaN的阈值和全导通栅源电压（VGS）明显低于硅晶体管。虽然这减少了栅极电荷，但也可能在保持晶体管关闭方面出现挑战。在ACF电路中，两个晶体管被配置为半桥，主开关在底部，有源箝位作为高压侧开关。控制器和低边晶体管驱动器由偏置电源供电。但是高压侧栅极驱动器需要一个浮动电源。在大型电信或数据中心电源中，可以用一个单独的DC-DC转换器为高压侧提供浮动偏置电源。但在适配器/充电器中，这种方法的尺寸和成本都令人望而却步。
有源箝位反激拓扑简化电路
为高压侧供电的一种常见方法是所谓的自举（bootstrap）电源，即当低压侧接通时，高压侧偏置的储能电容器通过二极管从低压侧偏置电源向上充电。当高压侧打开时，它会从储能电容器中吸取偏置，且必须定期补充（每次低压侧打开时）。当电路连续工作时，这是为高压侧供电的一种非常有效和低成本的方法。但挑战在于如何在不连续模式下操作。
那么，如何避免自举电容器没有充电时高侧虚假开启呢？一般的栅极驱动器IC有时包括一个箝位电路设计，但用于硅晶体管的传统方法依赖于更高的阈值电压（如3-4V），因此，如果电路在1-2V范围内开始箝位，不幸的是，它们需要数百ns才能开始箝位。而GaN晶体管已经可以在这些栅极电压下传导大量电流。
为了优化与GaN晶体管结合的快速箝位驱动器性能，必须最小化两者之间的干扰阻抗。英飞凌采取集成高边和低边GaN晶体管（190m?）的方法，与新的半桥驱动器一起集成在一个iQFN 8×8mm封装中，制作出半桥集成功率级（IPS）。
与竞争产品相比，这种集成和分区方法有以下优势：
高低侧驱动器之间延迟的不匹配时间仅为几个ns，因此可以安全且容易地将死区时间调整到最小，以获得最佳效率
栅极驱动RC（电阻-电容）网络在外部，允许调节开关速度以平衡损耗和EMI，通过隔离栅的电容非常小，降低了共模EMI电流
写在最后
发挥优势的时刻已经到来
以氮化镓、碳化硅为代表的第三代半导体具备耐高温、耐高压、高频率、大功率、抗辐射等优异特性，工艺、成本等方面的限制正在慢慢消融，接下来就要看应用端如何通过器件测试、驱动开发、外围元件配套发挥其优势了。
免责声明：本文转载自“与非网eefocus”，本文仅代表作者个人观点，不代表萨科微及行业观点，只为转载与分享，支持保护知识产权，转载请注明原出处及作者，如有侵权请联系我们删除。
