为什么说CPO技术是光模块的未来？

2025-10-29 09:01:54 19

我们从物理极限→体系结构→可量化收益→工程挑战与解法→路线与时序五层，解释为何 CPO（Co-Packaged Optics，光电共封装）被认为是光互连的“下一站”。

1) 物理极限正在逼近：板上铜互连很难再撑起 102.4T 时代

SerDes 速率已从 56G/112G 走向 200G PAM4，在主板/背板上，长走线带来的频率相关损耗、串扰与反射需要更激进的均衡/重定时器，功耗与延迟迅速上升。把光引到更靠近交换 ASIC 的位置，可以用 XSR/USR（超短距）电接口替代长距主机接口，大幅降低电口损耗与功耗，这正是 CPO 的核心动机之一。OIF 已发布 3.2Tb/s CPO 模块 IA，明确采用 CEI-112G-XSR 等短距电接口做主机侧规范，为 51.2T 级交换系统铺路。
面板 I/O 密度与散热成为瓶颈：即便OSFP-XD把电气通道从 8lanes 扩到16lanes以实现 1.6T/3.2T 面板密度，继续堆叠前面板笼子与散热也很快遇到上限；把“铜+笼子+散热”的面板堆栈转为“光纤耦合+外置激光”，可显著放宽面板与机箱的热/空间约束。

基本形态：将若干光学引擎（OE）围绕交换 ASIC 封装在同一基板/载板上，芯片到OE 的电互连仅为毫米级，远短于主板走线；光在封装边缘通过 MT/FA 等阵列耦合至纤束。OIF 的 CPO 3.2T 模块 IA给出了电-光-机械边界、管理接口与互操作要求，为供应链协作提供统一“接口面”。
外置激光（ELS/ELSFP）：为提升可靠性与可维护性，CPO 常采用外置激光：激光器不在OE内，而是做成面板可插拔的小型模块（ELSFP），通过光纤把泵浦/载波引入OE。OIF 已发布 ELSFP IA，TE 等厂商也已量产相应器件，且面向 102.4T 级 CPO 系统。

功耗/每比特：把 SerDes 工作点移到 XSR/USR 区间并缩短电通道，能显著降低重定时/均衡开销；多家厂商在公开资料中都强调 CPO 可降低系统每比特功耗与成本，这是其最关键卖点。
带宽密度与总吞吐：51.2T 乃至 102.4T 交换机需要在单机箱上提供 64×800G 或 128×400G 级别端口；CPO 通过“近芯片光口+外置激光+高密纤束”，在可行的机箱热/面板空间内实现更高的端口密度与更短的电通道。
路线可持续性：随着 800G→1.6T→3.2T 的演进，面板可插拔需要更高功耗与更复杂散热（即便是 OSFP-XD 也只是把“能撑多久”往前挪）；CPO 则把难点转化为封装与耦合问题，长期看更符合“光靠近算力、铜只做极短距”的系统趋势。

挑战 A：可维护性/可替换性

传统插拔件坏了可直接更换；CPO 的光引擎与ASIC共封，不宜随意替换。解法：外置激光（ELSFP）+ 模块化纤束 + 端到端健康监控（CMIS 扩展/OIF 管理接口），把最易老化/失效的激光做成前面板可插拔件。

挑战 B：制造良率与测试覆盖

CPO 把“高热密度 ASIC + 精密光学”放在同一版图，良率与最终测试（光学/电学/热）复杂度高。解法：OIF 的 分层 IA（CPO 模块 + ELSFP + 框架）明确电-光-机械接口与测试边界，便于分段集成与 ATE/系统化测试；头部芯片与硅光厂商已公开展示 25.6T/51.2T CPO 原型与SVK平台，逐步工程化。

挑战 C：生态成熟度与量产时序

过去两年，交换/加速器厂商相继把 CPO 纳入路线图：如 NVIDIA 在 2025 年的技术路线披露中，提出 2026 年起在下一代 AI 数据中心采用硅光与 CPO 来突破铜缆与可插拔的极限；AMD 收购 Enosemi 补齐光子能力直指 CPO/HPC 互连。

（OSFP-XD 的密度目标与设计初衷见 OSFP-MSA 公告；CPO 的电接口/管理与外置激光见 OIF 各 IA 文件。）

有标准可依：OIF 已完成 CPO 3.2T 模块 IA 与 ELSFP IA；产业不再是“各玩各的 Demo”，而是走向可互操作。
有厂商与产品线：Broadcom 等已公布 51.2T CPO 平台与时间线；器件侧（如 TE 的 ELSFP）已商用化。
有强需求牵引：AI/HPC 集群对 >100T 级交换、机架到机架的低功耗低延迟光互连的刚性需求，使“把光靠近算力、铜只做超短距”的架构更具必然性。NVIDIA 的公开路线反映了 .算力厂商的共识。

免责声明：本文采摘自“老虎说芯”，本文仅代表作者个人观点，不代表萨科微及行业观点，只为转载与分享，支持保护知识产权，转载请注明原出处及作者，如有侵权请联系我们删除。